Корзина

0 Товары - 0.00 RUB
В корзину

Курсы Валют

Курсы Валют  Дата ЦБ
Нал.USD
16.12 58.90
Нал.EUR
16.12 69.43
Нал.CNY
16.12 89.13

Оплата

visa

Реклама

Блог

Первый проект для VE-XC6SLX9. Часть 2.

Поступление партии универсальных загрузчиков FPGA сподвигло нас на написание второй части статьи, посвященной отладочной плате VE-XC6SLX9. В этой статье мы создадим проект для FPGA XC6SLX9 фирмы Xilinx в среде ISE Design Suite 14.7. Программный пакет Xilinx ISE используется для проектирования и реализации FPGA и CPLD логики на физических устройствах.

Установка и регистрация среды разработки ничего сложного из себя не представляют, поэтому мы приступим сразу к созданию проекта. Выберем пункт меню File->New Project... Назовем наш проект spartan6_first:

d81c3ada54d030b07dfaa9e7e2b3461f.jpg

Жмем Next и в следующем окне выбираем тип установленной на нашей плате микросхемы FPGA - XC6SLX9, в качестве основного языка разработки выбираем Verilog.

576f7a79fbe77111bb93b83d38078881.jpg

Далее жмем Next, и видим сводку о созданном проекте:

e95c67993779f6b4216c19839bcba5db.jpg

После того как мы нажмем Finish мы увидим новый пустой проект:

b98f340e75328e0f9b7d785c09b29ce1.jpg

Добавим верхний уровень нашего проекта. Для этого выберем File->New, в открывшемся окне выберем создание файла типа Schematic.

8477c6546e6f5862f571a10a4180a1e7.jpg

Далее сохраним созданный файл как main.sch:

5b0c0df458fb0cdf072add688bd45440.jpg

На следующем шаге мы добавим в наш проект исходный код генератора VGA сигналов. Его мы создали в предыдущей статье, посвещенной FPGA Cyclone фирмы Altera.

24e55c858df54a16ce58f89adb43e9f2.jpg

Выбираем файл hvsync.v:

6fc628eb61101827ecdd692da7b24425.jpg

Если все хорошо, вы увидите следующее окно:

b11f1a05c67156d88a90de237161240a.jpg

Создадим символьное представление, нашего verilog модуля. Для этого в окне Design выберем Design Utilities->Create Schematic Symbol:

85d7f344f99aecc643d96ae9a6ec44d5.jpg

Разместим созданный элемент на главной схеме:

b1b193daab154b888381b477d134edc9.jpg

Далее займемся созданием синтезатора частоты с фазовой автоподстройкой, он же PLL. Для этого выберем пункт меню Tools->Core Generator...

cd5c579fc225222b3bbbcf03b7359260.jpg

Создадим новый проект, выбрав File->New Project. Сохраним полученный проект:

6d06b6d11cd5236ba72fc4ce04686ce6.jpg

На вкладке Part настроим параметры нашей FPGA.

c5ad8b8df8303c48a9704c31dcccafc0.jpg

Далее выберем параметры генерации файлов. В качестве языка необходимо выбрать Verilog. При подготовке данной статьи, мы сначала не обратили внимания на этот пункт, и оставили VHDL. В результате получили проблемы совместимости Verilog и VHDL описаний. И так и не смогли уговорит сосуществовать Verilog и VHDL в одном проекте...

e0293e8e77c7baa2daa177b2e5397062.jpg

На вкладку Advanced мы заглядывать не будем. Просто выберем Apply и OK. Перед нами откроется окно мастера создания модулей для нашей микросхемы FPGA. Нас интересует синтезатор частоты, поэтому выберем раздед FPGA Features and Design->Clocking->Clockink Wizard.

d3c2984b6f9620eed453a19e4f66f130.jpg

После двойного клика по выбранному пункту, мы увидим сам мастер настройки синтезатора частоты. На первой странице выберем частоту 50 МГц опорного генератора, установленного на нашей плате.

747e2a4a4be5fd06cc01a227b5c09871.jpg

На следующей странице выберем требуемую выходную частоту, требуемую для генерации VGA изоборажения. Для режима 1280*1024 75 Гц необходима частота 135 МГц.

c8acb51dd96c8ffb81a6749a91210448.jpg

Далее выберем необходимые сигналы управления, нам кроме входа опорной частоты и выхода PLL особенно ни чего не надо:

aa07fec707e860864d9a03a36b6d8c9f.jpg

Следующая страница предлагает режим ручной настройки параметров, нам пока он не нужен.

a4bc84cbc4e515b544c53414413661ca.jpg

Общие сведенья о нашем синтезаторе частоты:

88b6d7271ca32ed38c7d43337e16062c.jpg

На последней странице мы видим список файлов, которые будут созданы. На этой странице необходимо выбрать Generate для генерации нашего модуля.

776f3c9e5f6e4236a24e423674550e42.jpg

Подождав некоторое (весьма немалое) время видим отчет о работе генератора кода:

5cdb3f1fb1b16eca86503239b402ff27.jpg

Далее добавим созданный модуль в наш проект. Для этого выберем пункт меню Project->Add Source...

823495b37ba1889f591fec07b9766600.jpg

Если все сделано правильно, мы увидим следующее окно:

f8993083d21b80528029230735d64037.jpg

Создадим символьный элемент нашего модуля:

c87f3352be5e1545b7e2bd7cb04aec40.jpg

Далее в схематическом редакторее создаем схему. Тут все просто соединяем выход синтезатора частоты со входом генератора VGA картинки.

fd69a3c48c3c4a2dead70b9c5369974d.jpg

Созданным входам и выходам автоматически присваиваются имена типа XLXN_7. По двойному клику им можно дать более удобные имена.

fa757d7fc07041c7a23efe164d02ab24.jpg

В результате у нас должна получится вот такая схема:

aad34b544fa7c20bd8bbef5aa119e084.jpg

Далее добавим созданную схему в наш проект. Для этого выберем уже знакомый пункт меню Project->Add Source...

8c59f21734fe34bdfb126d618213b7d4.jpg

На следующем этапе создадим файл назначения пинов. Для этого выберем пункт меню Tools->PlanAhead->I/O Pin Planning (PlanAhead) - Pre-Synthesis...

c0072a579eb9efc0d79883343feedf16.jpg

Появится окно приветствия:

02a75c2a72213ff94ff8bd92160e271a.jpg

Расставляем выводы в соответствии со схемой на нашу плату:

52bf41557a4a75c7594f27d428b8a4e2.jpg

После этого возвращаемся в основное окно ISE Project Navigator и пробуем синтезировать наш проект:

14a37eac39c9edc10289c4e29f28e1cc.jpg

Если процесс синтеза прошел успешно, нас предупредят что у нас нет файла проекта конфигуратора iMPACT. Жмем OK.

fea32a75e85858d0662030fcc2d7a04c.jpg

Появится окно конфигуратора iMPACT. В нем выбираем пункт Boundary Scan.

86afe687764f364b34bfc3b19ea3527f.jpg

По щелчку на правую клавишу мыши выбираем пункт Initialize Chain:

4c0da92c34b4369fd3cc19b1d74096fb.jpg

Если к нашей плате правильно подключен конфигуратор, мы должны увидеть нашу микросхему FPGA. Система предложит добавить конфигурационные файлы:

27a4832cc7409fec8077a098897556ea.jpg

Выбираем только что синтезированный файл:

6a2aa8172d8163da412cbc9198d14727.jpg

Далее нам предлагают добавить файлы для конфигурационной памяти, пока откажемся. Выбираем No.

1a7ed98b64e8cd88896958b506c52613.jpg

В следующем окне нажимаем OK.

1cb9155cb216e908b7f8ce12a55e6226.jpg

Наконецто делаем двойной клик на пункте Program!

d43bd3edb603e93ceb214c1563b2c7d5.jpg

Если все прошло успешно, мы увидим надпись Program Succeeded!

012931da6ff95eb44f2c0e27b40e00a7.jpg

Ну и результат работы нашего дизайна:

17b220fa2d95c8e9d69a0fe3622b6ec7.jpg

Второй вариант синтезатора картинки:

956898c850e2b38dabad6c6499ca1929.jpg

Файлы проекта: spartan6_first.zip

Перевод

Вход

Или классический вход:

Время

Карта сайта Визуальная электроника Полезные ссылки сайта Визуальная электроника