jivosite

Alexa

Корзина

0 Товары - 0.00 RUB
В корзину

Оплата

visa

Реклама

Verilog

Verilog

Verilog, Verilog HDL (англ. Verilog Hardware Description Language) — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции. В этом разделе мы постарались собрать статьи рассказывающие о языке проектирования аппаратуры Verilog для начинающих.

Заголовок Дата создания
Apple ][- компьютер с которого началась империя. 15 мая 2015
Speccy- живее всех живых! 15 мая 2015
Игра River Raid. 22 ноября 2016
Красивые демо эффекты. 01 июня 2015
Множество Мандельброта средствами FPGA 23 мая 2017
Немного психоделики :) 06 мая 2015
Новогдняя гирлянда. 08 декабря 2016
Первый проект для VE-EP4CE10E. Часть 2. 05 мая 2015
Первый проект для VE-EP4CE10E. Часть 3. 05 мая 2015
Первый проект для VE-LCMXO27000HC. Часть 2. 22 января 2017
Первый проект для VE-LCMXO27000HC. Часть 3. 30 января 2017
Первый проект для VE-XC6SLX9. Часть 2. 15 октября 2016
Первый проект для VE-XC6SLX9. Часть 3. 07 августа 2016
Процессор Nios II для VE-EP4CE10E. 22 февраля 2016
Тетрис - возвращение легенды! 13 мая 2017
Фоторамка с интерфейсом USB. 27 февраля 2016
Частотомер с VGA выходом. 17 февраля 2016

Вход

Или классический вход:

Время